Add multilingual language and systems learning tracks

This commit is contained in:
Admin committed 2026-11-01 15:46:21 +08:00
1 parent 07338189fc
commit d8d1c40118
844 files changed
+6061

No files matched your search

+1
View File
@@ -0,0 +1 @@
<!doctype html><html lang="ceb"><meta charset="utf-8"><title>Itandi ang x86-64, Arm64, ug RISC-V</title><h1>Itandi ang x86-64, Arm64, ug RISC-V</h1><p>15-minutong sesyon: pagbasa sulod sa 3 minutos, pag-trace sa 3, pag-eksperimento sa 7, ug pagtubag sa check sa 2. Paggahin og dugang oras kon gikinahanglan.</p><p>Lahi ang instruction encoding ug register convention sa x86-64, AArch64, ug RV64. X0–X30 ang 64-bit general register sa AArch64; x0–x31 sa RV64I ug kanunay zero ang x0. Ang ABI modugang og calling convention, stack rule, ug binary interface. Itandi ang function call sa opisyal nga manual ug ilista ang usbon sa compiler backend. Dili interchangeable ang binary tungod lang kay 64-bit.</p><h3>Praktis ug ebidensiya</h3><p>Isulat ang tagna, aktuwal nga resulta, ug hinungdan sa pagkapareho o kalainan. Ang completion check mosukod sa pagsabot; ang practice task mopauswag sa kahanas.</p><p><a href="https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html">Reperensiya sa pinulongan: www.intel.com</a></p><p><a href="https://developer.arm.com/Architectures/Learn%20the%20Architecture">Reperensiya sa pinulongan: developer.arm.com</a></p><p><a href="https://docs.riscv.org/">Reperensiya sa pinulongan: docs.riscv.org</a></p></html>